Tela LCD de interface MIPI de tamanho pequeno, resposta rápida, design simples

Com o advento da era inteligente global de 5G e IA, o desempenho dos chips de CPU dos produtos de hardware foi bastante melhorado e os requisitos para interfaces de tela LCD também aumentaram. A demanda por interfaces de transmissão de alta velocidade MIPI está aumentando. As telas LCD das interfaces MIPI sempre tiveram 3,5 polegadas ou mais. Para telas de alta resolução, não há produtos de interface MIPI no mercado para telas pequenas abaixo de telas LCD de 3,5 polegadas. Após um longo período de pesquisa e desenvolvimento e aumento de investimento, nossa empresa lançou uma variedade de telas LCD de interface MIPI de pequeno tamanho, incluindo interface MIPI de 2,0 polegadas e interface MIPI de 2,4 polegadas, interface MIPI de 2,8 polegadas, interface MIPI de 3,0 polegadas interface, LCD de interface MIPI de 3,2 polegadas A tela é feita de material IPS, que é muito superior às telas LCD prontas do mercado em termos de efeito de exibição, ângulo de visão e velocidade de transmissão de dados, de modo a atender às necessidades de clientes para telas LCD de interface MIPI de pequeno porte. Estes dois produtos são agora comparáveis ​​aos clientes nacionais e estrangeiros no fornecimento de produção em massa.
O MIPI é especificamente adaptado para aplicações sensíveis à potência que usam oscilações de sinal de baixa amplitude no modo de alta velocidade (transferência de dados). A Figura 2 compara a oscilação do sinal do MIPI com outras técnicas diferenciais.
Como o MIPI utiliza transmissão de sinal diferencial, o projeto precisa ser estritamente projetado de acordo com as regras gerais de projeto diferencial. A chave é conseguir a correspondência de impedância diferencial. O protocolo MIPI estipula que o valor da impedância diferencial da linha de transmissão é de 80-125 ohms.
O MIPI é especificamente adaptado para aplicações sensíveis à potência que usam oscilações de sinal de baixa amplitude no modo de alta velocidade (transferência de dados). A Figura 2 compara a oscilação do sinal do MIPI com outras técnicas diferenciais.
Como o MIPI utiliza transmissão de sinal diferencial, o projeto precisa ser estritamente projetado de acordo com as regras gerais de projeto diferencial. A chave é conseguir a correspondência de impedância diferencial. O protocolo MIPI estipula que o valor da impedância diferencial da linha de transmissão é de 80-125 ohms.

Figura 2: Comparação de amplitudes de sinal para diversas técnicas populares de oscilação diferencial

-------------------------------------------------- -------------------------------------------------- ------------

MIPI especifica uma pista de clock diferencial (pista) e uma pista de dados escalável de 1 a 4, que pode ajustar a taxa de dados de acordo com as necessidades do processador e dos periféricos. Além disso, a especificação MIPI D-PHY fornece apenas a faixa de taxa de dados e não especifica uma taxa operacional específica. Em uma aplicação, as faixas de dados e as taxas de dados disponíveis são determinadas pelos dispositivos em ambas as extremidades da interface. No entanto, o núcleo MIPI D-PHY IP atualmente disponível pode fornecer taxas de transferência de até 1 Gbps por faixa de dados, o que sem dúvida significa que o MIPI é adequado para aplicações de alto desempenho atuais e futuras.
Há outra grande vantagem em usar MIPI como interface de dados. O MIPI é adequado para novos designs de smartphones e MID porque as arquiteturas MIPI DSI e CSI-2 trazem flexibilidade para novos designs e suportam recursos atraentes, como monitores XGA e câmeras com mais de 8 megapixels. Com os recursos de largura de banda oferecidos pelos novos designs de processador habilitados para MIPI, novos recursos, como monitores de tela dupla de alta resolução e/ou câmeras duplas, agora podem ser considerados utilizando uma única interface MIPI.
Em projetos que incorporam esses recursos, switches analógicos de alta largura de banda projetados e otimizados para sinais MIPI, como o FSA642 da Fairchild Semiconductor, podem ser usados ​​para alternar entre vários componentes de exibição ou câmera. O FSA642 é um switch analógico triplo diferencial de pólo único e lance duplo (SPDT) de alta largura de banda capaz de compartilhar uma pista de clock MIPI e duas pistas de dados MIPI entre dois dispositivos MIPI periféricos. Esses switches podem fornecer algumas vantagens adicionais: isolamento de sinais perdidos (stubs) de dispositivos não selecionados e maior flexibilidade de roteamento e posicionamento de periféricos. Para garantir o projeto bem-sucedido desses switches físicos no caminho de interconexão MIPI, além da largura de banda, alguns parâmetros principais do switch devem ser considerados:

1. Fora do isolamento: Para manter a integridade do sinal do relógio/caminho de dados ativo, os switches devem ter um desempenho eficiente fora do isolamento. Para sinais diferenciais MIPI de alta velocidade de 200mV com uma incompatibilidade máxima de modo comum de 5mV, o isolamento entre os caminhos do switch deve ser de -30dBm ou melhor.

2. Diferença de atraso diferencial: A diferença de atraso (inclinação) entre os sinais internos do par diferencial (a diferença de atraso dentro do par diferencial) e a diferença de atraso entre os pontos de cruzamento diferenciais dos canais de relógio e de dados (a diferença de atraso entre os canais ) deve ser reduzido para 50 ps ou mais Pequeno. Para esses parâmetros, o melhor desempenho de atraso diferencial da indústria para esta classe de switches está atualmente na faixa de 20 ps a 30 ps.

3. Impedância da chave: A terceira consideração importante ao selecionar uma chave analógica é a compensação entre as características de impedância da resistência ligada (RON) e da capacitância ligada (CON). O link MIPI D-PHY suporta modos de transferência de dados de baixa potência e alta velocidade. Portanto, o RON do switch deve ser escolhido de forma equilibrada para otimizar o desempenho dos modos de trabalho mistos. Idealmente, este parâmetro deve ser definido separadamente para cada modo de operação. Combinar o melhor RON para cada modo e manter o CON de comutação baixo é muito importante para manter a taxa de variação no receptor. Como regra geral, manter CON abaixo de 10 pF ajudará a evitar a degradação (extensão) dos tempos de transição do sinal através do switch no modo de alta velocidade.

-------------------------------------------------- ----------------------
Comparado com a porta paralela, o módulo de interface MIPI tem as vantagens de velocidade rápida, grande quantidade de dados transmitidos, baixo consumo de energia e boa anti-interferência. É cada vez mais preferido pelos clientes e está crescendo rapidamente. Por exemplo, um módulo de 8M com transmissão MIPI e porta paralela requer pelo menos 11 linhas de transmissão e um clock de saída de até 96M para atingir uma saída de pixel completo de 12FPS; enquanto o uso da interface MIPI requer apenas 2. A taxa de quadros de 12FPS em pixel completo pode ser alcançada com 6 linhas de transmissão no canal, e o consumo de corrente será cerca de 20MA menor do que o da transmissão de porta paralela. Como o MIPI utiliza transmissão de sinal diferencial, o projeto precisa ser estritamente projetado de acordo com as regras gerais de projeto diferencial. A chave é conseguir a correspondência de impedância diferencial. O protocolo MIPI estipula que o valor da impedância diferencial da linha de transmissão é de 80-125 ohms.
A figura acima é um típico estado de projeto diferencial ideal. Para garantir a impedância diferencial, a largura e o espaçamento entre linhas devem ser cuidadosamente selecionados de acordo com a simulação do software; para aproveitar a linha diferencial, o par de linhas diferenciais deve estar firmemente acoplado por dentro e o formato da linha deve ser simétrico. Até mesmo as posições dos furos de passagem precisam ser colocadas simetricamente; as linhas diferenciais precisam ter comprimentos iguais para evitar atrasos de transmissão que causem erros de bit; além disso, é importante observar que para obter um acoplamento firme, não utilize o fio terra no meio do par diferencial, e a definição do PIN também é a melhor. Evite colocar blocos de aterramento entre pares diferenciais (referindo-se a linhas diferenciais fisicamente adjacentes).
A seguir, apresentamos brevemente o modo de canal e o nível online do MIPI. No modo de operação normal, o canal de dados está no modo de alta velocidade ou no modo de controle. No modo de alta velocidade, o estado do canal é diferencial 0 ou 1, ou seja, quando P no par de linhas é maior que N, é definido como 1, e quando P é menor que N, é definido como 0. Em desta vez, a tensão de linha típica é diferencial de 200MV. Observe que o sinal de imagem é transmitido apenas no modo de alta velocidade; no modo de controle, a amplitude típica do nível alto é 1,2V. Neste momento, os sinais em P e N não são sinais diferenciais, mas independentes um do outro. Quando P é 1,2 V, N Quando também é 1,2 V, o protocolo MIPI define o estado como LP11. Da mesma forma, quando P é 1,2 V e N é 0 V, o estado definido é LP10 e assim por diante. No modo controle pode ser composto por LP11, LP10, LP01 e LP00. Estados diferentes; o protocolo MIPI estipula que os diferentes tempos compostos por quatro estados diferentes do modo de controle representam a entrada ou saída do modo de alta velocidade; por exemplo, após a sequência LP11-LP01-LP00, entre no modo de alta velocidade. A figura abaixo é uma ilustração do nível da linha.