Vantagens da transmissão de dados MIPI como interface de exibição

   Com o advento da era inteligente global de 5G e IA, o desempenho dos chips de CPU em produtos de hardware melhorou muito e os requisitos para interfaces de tela LCD também aumentaram. A demanda por interfaces de transmissão de alta velocidade MIPI está aumentando. Após um longo período de pesquisa e desenvolvimento e aumento de investimento, nossa empresa Lançamos uma variedade de monitores de interface MIPI, variando de 1,14 polegadas a 10,1 polegadas, com interfaces MIPI para os clientes escolherem, atendendo às necessidades de nossos clientes para pequenos e telas LCD de interface MIPI de tamanho médio.

   O MIPI é especificamente adaptado para aplicações sensíveis à potência que usam oscilações de sinal de baixa amplitude no modo de alta velocidade (transferência de dados). 

   Como o MIPI utiliza transmissão de sinal diferencial, o projeto precisa ser estritamente projetado de acordo com as regras gerais de projeto diferencial. A chave é conseguir a correspondência de impedância diferencial. O protocolo MIPI estipula que o valor da impedância diferencial da linha de transmissão é de 80-125 ohms.

    O MIPI é especificamente adaptado para aplicações sensíveis à potência que usam oscilações de sinal de baixa amplitude no modo de alta velocidade (transferência de dados).

    Como o MIPI utiliza transmissão de sinal diferencial, o projeto precisa ser estritamente projetado de acordo com as regras gerais de projeto diferencial. A chave é conseguir a correspondência de impedância diferencial. O protocolo MIPI estipula que o valor da impedância diferencial da linha de transmissão é de 80-125 ohms.

  MIPI especifica um canal de clock diferencial (pista) e um número escalável de pistas de dados de 1 a 4, que podem ajustar a taxa de dados de acordo com as necessidades do processador e dos periféricos. Além disso, a especificação MIPI D-PHY fornece apenas uma faixa de taxa de dados e não especifica uma taxa operacional específica. Em uma aplicação, os canais de dados e as taxas de dados disponíveis são determinados pelos dispositivos em ambos os lados da interface. No entanto, o núcleo MIPI D-PHY IP atualmente disponível pode fornecer taxas de transferência de até 1 Gbps por via de dados, o que sem dúvida significa que o MIPI é totalmente adequado para aplicações de alto desempenho atuais e futuras.

   Há outro grande benefício em usar MIPI como interface de dados. O MIPI é ideal para novos designs de smartphones e MID porque as arquiteturas MIPI DSI e CSI-2 trazem flexibilidade para novos designs e suportam recursos atraentes, como monitores XGA e câmeras com mais de 8 megapixels. Com os recursos de largura de banda oferecidos pelos novos designs de processador habilitados para MIPI, agora é possível considerar o aproveitamento de uma única interface MIPI para habilitar novos recursos, como monitores de tela dupla de alta resolução e/ou câmeras duplas.

    Em projetos que incorporam esses recursos, switches analógicos de alta largura de banda projetados e otimizados para sinais MIPI, como o FSA642 da Fairchild Semiconductor, podem ser usados ​​para alternar entre vários componentes de exibição ou câmera. O FSA642 é um switch analógico diferencial de três vias, pólo único, lançamento duplo (SPDT) de alta largura de banda que pode compartilhar um canal de clock MIPI e dois canais de dados MIPI entre dois dispositivos MIPI periféricos. Tais switches podem fornecer algumas vantagens adicionais: isolamento de sinais espúrios (stubs) de dispositivos não selecionados e maior flexibilidade no roteamento e posicionamento de periféricos. Para garantir o projeto bem-sucedido desses switches físicos no caminho de interconexão MIPI, além da largura de banda, alguns dos seguintes parâmetros principais do switch devem ser considerados:

1. Isolamento desligado: Para manter a integridade do sinal do relógio/caminho de dados ativo, o switch deve ter um desempenho de isolamento desligado eficiente. Para sinais diferenciais MIPI de alta velocidade a 200mV e uma incompatibilidade máxima de modo comum de 5mV, o isolamento desligado entre os caminhos do switch deve ser de -30dBm ou melhor.

2. Diferença de atraso diferencial: A diferença de atraso (inclinação) entre os sinais dentro do par diferencial (a diferença de atraso do par intra-diferencial) e a diferença de atraso entre os pontos de interseção diferenciais dos canais de relógio e de dados (a diferença de atraso entre canais ) deve ser reduzido para 50 ps ou mais. Pequeno. Para esses parâmetros, o melhor desempenho diferencial de atraso da indústria para esse tipo de switch está atualmente entre 20 ps e 30 ps.

3. Impedância da chave: A terceira consideração importante ao selecionar uma chave analógica é a compensação entre as características de impedância de resistência ligada (RON) e capacitância ligada (CON). O link MIPI D-PHY suporta modos de transmissão de dados de baixa potência e transmissão de dados de alta velocidade. Portanto, o RON da chave deve ser escolhido de forma equilibrada para otimizar o desempenho do modo de operação misto. Idealmente, este parâmetro deve ser definido separadamente para cada modo de operação. Combinar o RON ideal para cada modo e manter o CON de comutação muito baixo é importante para manter a taxa de variação no receptor. Uma regra geral é que manter CON abaixo de 10 pF ajudará a evitar a deterioração (alongamento) do tempo de transição do sinal através da chave no modo de alta velocidade.

   Comparados com portas paralelas, os módulos de interface MIPI têm as vantagens de velocidade rápida, grande quantidade de transmissão de dados, baixo consumo de energia e boa anti-interferência. Eles são cada vez mais favorecidos pelos clientes e estão crescendo rapidamente. Por exemplo, um módulo de 8M com transmissão MIPI e porta paralela requer pelo menos 11 linhas de transmissão e um clock de saída de até 96M para atingir saída de pixel total de 12FPS ao usar transmissão de porta paralela de 8 bits. No entanto, o uso da interface MIPI requer apenas 2 Um canal de 6 linhas de transmissão pode atingir uma taxa de quadros de 12FPS em pixels completos, e o consumo de corrente será cerca de 20MA menor do que a transmissão de porta paralela. Como o MIPI utiliza transmissão de sinal diferencial, o projeto precisa ser estritamente projetado de acordo com as regras gerais de projeto diferencial. A chave é conseguir a correspondência de impedância diferencial. O protocolo MIPI estipula que o valor da impedância diferencial da linha de transmissão é de 80-125 ohms.